FPGA开发工程师

查看更多职位

FPGA开发工程师

Verilog VHDL

工作地点

南京

职位描述

  1. 低延迟FPGA应用开发的完整流程(设计、文档、开发、测试)

任职要求

  1. 统招大学本科及以上学历,计算机专业、电子、软件工程、通信、电气自动化等相关专业;
  2. 熟悉Verilog/VHDL;
  3. 2年及以上工作经验,应届研究生有项目经验也可;
  4. 有如下经验之一者优先:Systemverilog, TCP/IP, DDR, PCle, Linux驱动, 高频交易, C。

立即申请

=
会员登录
会员注册
请输入真实姓名
请输入正确的手机号码
请输入正确的邮箱地址
请输入符合要求的密码
两次输入的密码不一致,请重新输入
验证邮件已成功发送到邮箱
忘记密码?
验证邮件已成功发送到邮箱